NL2GDS: LLM-aided interface for Open Source Chip Design

📄 arXiv: 2603.05489v1 📥 PDF

作者: Max Eland, Jeyan Thiyagalingam, Dinesh Pamunuwa, Roshan Weerasekera

分类: cs.AR, cs.CY, cs.LO, eess.SY

发布日期: 2026-03-05

备注: 10 pages, 6 figures

💡 一句话要点

NL2GDS：利用LLM将自然语言硬件描述转化为GDSII版图

🎯 匹配领域: 支柱九：具身大模型 (Embodied Foundation Models)

关键词: 自然语言处理 硬件设计 大型语言模型 RTL代码生成 GDSII版图

📋 核心要点

  1. 硬件设计复杂性日益增加，高级描述与RTL实现间的鸿沟阻碍快速原型设计。
  2. NL2GDS利用LLM将自然语言硬件描述转化为RTL代码和GDSII版图，实现设计自动化。
  3. 实验表明，NL2GDS在面积、延迟和功耗方面均优于基线设计，潜力巨大。

📝 摘要（中文）

硬件设计日益复杂，高级规范与寄存器传输级（RTL）实现之间的差距不断扩大，阻碍了快速原型设计和系统设计。本文介绍了一种名为NL2GDS（自然语言到版图）的新框架，该框架利用大型语言模型（LLM）将自然语言硬件描述转换为可综合的RTL代码，并通过开源OpenLane ASIC流程生成完整的GDSII版图。NL2GDS采用模块化流程，捕获非正式的设计意图，使用多个LLM引擎生成HDL并进行验证，然后协调自动综合和版图。在ISCAS'85和ISCAS'89基准设计上的评估表明，与基线设计相比，面积减少高达36%，延迟减少35%，功耗节省70%，突显了其在普及ASIC设计和加速硬件创新方面的潜力。

🔬 方法详解

问题定义：现有硬件设计流程中，从自然语言描述到RTL代码的转换过程繁琐且耗时，需要大量的人工干预。现有方法难以快速将设计意图转化为可实现的硬件电路，限制了硬件创新的速度。此外，硬件设计需要专业知识，提高了设计门槛。

核心思路：NL2GDS的核心思路是利用大型语言模型（LLM）的强大自然语言理解和代码生成能力，自动将自然语言描述的硬件功能转化为RTL代码，并进一步通过OpenLane等开源工具链生成GDSII版图。这种方法旨在降低硬件设计的门槛，加速原型设计过程。

技术框架：NL2GDS采用模块化的流水线架构，主要包含以下几个阶段：1) 自然语言输入：接收用户以自然语言描述的硬件功能。2) LLM驱动的HDL生成：利用多个LLM引擎将自然语言描述转化为RTL代码（如Verilog）。3) HDL验证：对生成的RTL代码进行验证，确保其功能正确性。4) 自动综合与布局：使用OpenLane等开源工具链，将RTL代码综合成门级网表，并进行布局布线，最终生成GDSII版图。

关键创新：NL2GDS的关键创新在于将LLM引入到硬件设计流程中，实现了自然语言到GDSII版图的自动转换。与传统的手工设计方法相比，NL2GDS能够显著提高设计效率，降低设计门槛。此外，通过集成多个LLM引擎，可以提高RTL代码生成的质量和可靠性。

关键设计：论文中未明确给出关键参数设置、损失函数、网络结构等技术细节。LLM的选择和prompt的设计是影响RTL代码生成质量的关键因素。此外，HDL验证方法的选择也会影响整个流程的可靠性。OpenLane等工具链的配置也会影响最终版图的性能。

🖼️ 关键图片

fig_0
fig_1
fig_2

📊 实验亮点

在ISCAS'85和ISCAS'89基准设计上的评估表明，NL2GDS与基线设计相比，面积减少高达36%，延迟减少35%，功耗节省70%。这些结果表明，NL2GDS在硬件设计自动化方面具有显著优势，能够有效提高芯片的性能和效率。

🎯 应用场景

NL2GDS可应用于快速原型设计、定制化芯片设计、教育培训等领域。它可以帮助硬件工程师快速验证设计思路，降低设计门槛，加速硬件创新。此外，NL2GDS还可以用于自动化生成教学示例，帮助学生更好地理解硬件设计原理。未来，该技术有望应用于更复杂的SoC设计，实现真正的“软件定义硬件”。

📄 摘要（原文）

The growing complexity of hardware design and the widening gap between high-level specifications and register-transfer level (RTL) implementation hinder rapid prototyping and system design. We introduce NL2GDS (Natural Language to Layout), a novel framework that leverages large language models (LLMs) to translate natural language hardware descriptions into synthesizable RTL and complete GDSII layouts via the open-source OpenLane ASIC flow. NL2GDS employs a modular pipeline that captures informal design intent, generates HDL using multiple LLM engines and verifies them, and orchestrates automated synthesis and layout. Evaluations on ISCAS'85 and ISCAS'89 benchmark designs demonstrate up to 36% area reduction, 35% delay reduction, and 70% power savings compared to baseline designs, highlighting its potential to democratize ASIC design and accelerate hardware innovation.