SINA: A Fully Automated Circuit Schematic Image to Netlist Generator Using Artificial Intelligence

📄 arXiv: 2607.01609 📥 PDF

作者: Saoud Aldowaish, Yashwanth Karumanchi, Kai-Chen Chiang, Mohammed Ayman Habib, Finn Murphy, Rishen Cao, Morteza Fayazi

分类: cs.LG

发布日期: 2026-07-05

💡 一句话要点

提出SINA以解决电路原理图自动转换为网表的问题

🎯 匹配领域: 支柱九：具身大模型 (Embodied Foundation Models)

关键词: 电路设计 自动化 深度学习 视觉语言模型 光学字符识别 电子设计自动化 网表生成

📋 核心要点

  1. 现有电路原理图转换方法在集成电路和印刷电路板级别的通用性不足，且难以准确识别组件和推断连接关系。
  2. SINA通过深度学习、连通组件标记和视觉语言模型等技术，自动化处理电路原理图图像，生成机器可读的网表。
  3. 实验结果显示，SINA的网表生成准确率为96.67%，显著优于现有最先进的方法，提升幅度达到2.72倍。

📝 摘要（中文）

近年来，人工智能（AI）的进步彻底改变了电子设计自动化（EDA），尤其是在电路设计任务中。然而，现有方法在模拟和混合信号领域的应用受到限制，主要是由于缺乏可机器读取的电路设计知识表示。电路原理图图像广泛存在于研究论文、教科书和网站中，但这些视觉表示无法直接被EDA工具处理。将其转换为机器可读的网表对于实现仿真、验证和构建基于AI的模型的综合数据库至关重要。本文提出了SINA，一个开源的电路原理图图像到网表生成器，集成了深度学习、连通组件标记、光学字符识别（OCR）和视觉语言模型（VLM），实现了对IC和PCB级原理图的自动处理。实验结果表明，生成的网表准确率达到96.67%，比现有方法提高了2.72倍。

🔬 方法详解

问题定义：本文旨在解决电路原理图图像无法直接转换为机器可读网表的问题。现有方法在处理集成电路（IC）和印刷电路板（PCB）原理图时缺乏通用性，且在组件识别和连接推断方面存在困难。

核心思路：SINA的核心思想是构建一个全自动化的管道，集成多种先进技术以实现高效、准确的电路原理图到网表的转换。通过深度学习和视觉语言模型的结合，SINA能够有效处理复杂的电路图像。

技术框架：SINA的整体架构包括几个主要模块：深度学习模块用于组件检测，连通组件标记模块用于连接推断，OCR模块用于提取组件参考设计符，VLM模块用于可靠的设计符分配。此外，SINA还集成了专门的交叉线检测功能，以区分连接和交叉的电线。

关键创新：SINA的主要创新在于其能够同时处理IC和PCB级原理图，并通过专门的交叉线检测技术解决了现有方法无法区分连接和交叉电线的问题。这一创新显著提升了网表生成的准确性。

关键设计：在设计中，SINA采用了先进的深度学习网络结构，并针对组件检测和连接推断设置了特定的损失函数，以优化模型性能。具体的参数设置和网络结构细节在论文中有详细描述。

🖼️ 关键图片

fig_0
fig_1
fig_2

📊 实验亮点

SINA在网表生成实验中取得了96.67%的准确率，相较于现有最先进的方法提升了2.72倍，展示了其在电路原理图自动转换领域的显著优势。

🎯 应用场景

SINA的研究成果在电子设计自动化领域具有广泛的应用潜力，能够为电路设计师提供高效的工具，简化电路设计流程。其自动化的网表生成能力将促进电路设计的快速迭代和验证，推动AI在电子设计中的进一步应用。

📄 摘要（原文）

Recent advances in Artificial Intelligence (AI) have revolutionized Electronic Design Automation (EDA), particularly through Large Language Models (LLMs) for circuit design tasks. However, their application to analog and mixed-signal domains remains limited by the lack of machine-readable representations of existing circuit design knowledge. Circuit schematic images found in research manuscripts, textbooks, and websites constitute a vast repository of validated designs; however, these visual representations cannot be directly processed by EDA tools. Converting them into machine-readable netlists is essential for enabling simulation, verification, and building comprehensive databases for AI-based models. Current conversion methods lack generalization across both Integrated Circuit (IC) and Printed Circuit Board (PCB) level schematics. Moreover, they struggle with component recognition and connectivity inference, and fail to distinguish between connected junctions and crossing wires. In this paper, we propose SINA, an open-source circuit schematic image-to-netlist generator. SINA is a fully automated pipeline that integrates deep learning for robust component detection, connected-component labeling for accurate connectivity inference, Optical Character Recognition (OCR) for component reference designator extraction, and a Vision-Language Model (VLM) for reliable reference designator assignment. SINA handles both IC- and PCB-level schematics and incorporates dedicated crossing-wires detection to differentiate wire intersections from connections. We validate the correctness of the generated netlists using graph isomorphism techniques. Our experiments demonstrate an overall netlist generation accuracy of 96.67%, which is 2.72x higher compared to state-of-the-art approaches.