SINA: A Fully Automated Circuit Schematic Image to Netlist Generator Using Artificial Intelligence

📄 arXiv: 2607.01609v1 📥 PDF

作者: Saoud Aldowaish, Yashwanth Karumanchi, Kai-Chen Chiang, Mohammed Ayman Habib, Finn Murphy, Rishen Cao, Morteza Fayazi

分类: cs.LG

发布日期: 2026-07-02

💡 一句话要点

提出SINA以解决电路原理图自动转换为网表的问题

🎯 匹配领域: 支柱九：具身大模型 (Embodied Foundation Models)

关键词: 电路设计 人工智能 电子设计自动化 深度学习 光学字符识别 视觉语言模型 自动化工具

📋 核心要点

  1. 现有电路原理图转换方法在集成电路和印刷电路板层面上缺乏泛化能力，且在组件识别和连接推断方面存在困难。
  2. SINA是一个全自动的电路原理图图像到网表生成器，集成了深度学习、光学字符识别和视觉语言模型等技术。
  3. 实验结果表明，SINA的网表生成准确率达到96.67%，显著高于现有最先进的方法，提升幅度达到2.72倍。

📝 摘要（中文）

近年来，人工智能的进步彻底改变了电子设计自动化（EDA），尤其是通过大型语言模型（LLMs）在电路设计任务中的应用。然而，针对模拟和混合信号领域的应用仍然受到现有电路设计知识缺乏机器可读表示的限制。电路原理图图像广泛存在于研究论文、教科书和网站中，但这些视觉表示无法直接被EDA工具处理。将其转换为机器可读的网表对于实现仿真、验证以及构建基于AI的模型的综合数据库至关重要。现有转换方法在集成电路（IC）和印刷电路板（PCB）层面上缺乏泛化能力，且在组件识别和连接推断方面存在困难。本文提出了SINA，一个开源的电路原理图图像到网表生成器，能够自动化处理IC和PCB层面的原理图，准确区分连接和交叉的电线。实验结果显示，生成的网表准确率达到96.67%，比现有方法提高了2.72倍。

🔬 方法详解

问题定义：本文旨在解决电路原理图图像无法直接转换为机器可读网表的问题。现有方法在集成电路和印刷电路板层面上缺乏泛化能力，且在组件识别和连接推断方面存在困难，无法有效区分连接和交叉电线。

核心思路：SINA通过集成深度学习、连接组件标记、光学字符识别（OCR）和视觉语言模型（VLM）来实现电路原理图的自动化转换。该设计旨在提高组件检测的鲁棒性和连接推断的准确性。

技术框架：SINA的整体架构包括多个主要模块：深度学习模块用于组件检测，连接组件标记模块用于推断连接关系，OCR模块用于提取组件参考标识符，VLM模块用于可靠的标识符分配。此外，SINA还专门设计了交叉电线检测功能。

关键创新：SINA的主要创新在于其全自动化的处理流程和高效的组件识别能力，能够同时处理IC和PCB层面的原理图，并有效区分连接和交叉电线，与现有方法相比具有显著优势。

关键设计：在技术细节方面，SINA使用了特定的深度学习网络结构和损失函数，以优化组件检测和连接推断的性能。具体参数设置和网络结构细节在论文中进行了详细描述。

🖼️ 关键图片

fig_0
fig_1
fig_2

📊 实验亮点

SINA在实验中实现了96.67%的网表生成准确率，相较于现有最先进的方法提升了2.72倍，展示了其在电路设计自动化领域的显著优势和实用性。

🎯 应用场景

该研究的潜在应用领域包括电子设计自动化、教育和电路设计工具的开发。SINA能够为工程师和学生提供高效的电路设计支持，促进电路设计知识的传播和应用，未来可能在智能设计助手和自动化测试系统中发挥重要作用。

📄 摘要（原文）

Recent advances in Artificial Intelligence (AI) have revolutionized Electronic Design Automation (EDA), particularly through Large Language Models (LLMs) for circuit design tasks. However, their application to analog and mixed-signal domains remains limited by the lack of machine-readable representations of existing circuit design knowledge. Circuit schematic images found in research manuscripts, textbooks, and websites constitute a vast repository of validated designs; however, these visual representations cannot be directly processed by EDA tools. Converting them into machine-readable netlists is essential for enabling simulation, verification, and building comprehensive databases for AI-based models. Current conversion methods lack generalization across both Integrated Circuit (IC) and Printed Circuit Board (PCB) level schematics. Moreover, they struggle with component recognition and connectivity inference, and fail to distinguish between connected junctions and crossing wires. In this paper, we propose SINA, an open-source circuit schematic image-to-netlist generator. SINA is a fully automated pipeline that integrates deep learning for robust component detection, connected-component labeling for accurate connectivity inference, Optical Character Recognition (OCR) for component reference designator extraction, and a Vision-Language Model (VLM) for reliable reference designator assignment. SINA handles both IC- and PCB-level schematics and incorporates dedicated crossing-wires detection to differentiate wire intersections from connections. We validate the correctness of the generated netlists using graph isomorphism techniques. Our experiments demonstrate an overall netlist generation accuracy of 96.67%, which is 2.72x higher compared to state-of-the-art approaches.