Accelerating Neural Networks for Large Language Models and Graph Processing with Silicon Photonics

📄 arXiv: 2401.06885v1 📥 PDF

作者: Salma Afifi, Febin Sunny, Mahdi Nikdast, Sudeep Pasricha

分类: cs.AR, cs.LG

发布日期: 2024-01-12

💡 一句话要点

提出基于硅光子的硬件加速器以提升大语言模型和图处理性能

🎯 匹配领域: 支柱九：具身大模型 (Embodied Foundation Models)

关键词: 硅光子 硬件加速 大语言模型 图神经网络 能效提升 变换器神经网络 人工智能 计算机视觉

📋 核心要点

  1. 现有的电子硬件加速器在处理复杂的变换器神经网络和图神经网络时效率低下，难以满足大语言模型和图处理的需求。
  2. 本文提出基于硅光子的硬件加速器，通过光子计算的优势来提升变换器和图神经网络的处理速度和能效。
  3. 实验结果显示，所提加速器在吞吐量上提升了至少10.2倍，能效改善达3.8倍，显著超越现有技术水平。

📝 摘要（中文）

在快速发展的人工智能领域，大语言模型（LLMs）和图处理技术已成为自然语言处理、计算机视觉和图结构数据应用的变革性技术。然而，这些模型的复杂结构在传统电子平台上加速时面临挑战。本文提出了一种基于硅光子的硬件加速器，旨在加速用于LLMs的变换器神经网络和用于图数据处理的图神经网络。我们的分析表明，这两种硬件加速器在多个最先进的电子硬件加速器上实现了至少10.2倍的吞吐量提升和3.8倍的能效改善。

🔬 方法详解

问题定义：本文旨在解决传统电子平台在加速大语言模型和图处理时的性能瓶颈，特别是面对复杂的神经网络结构时的效率问题。现有方法在处理速度和能效方面存在明显不足。

核心思路：论文提出了一种基于硅光子的硬件加速器，利用光子计算的并行性和低能耗特性，设计出能够高效处理变换器神经网络和图神经网络的架构。这样的设计能够有效克服电子计算的限制，提高处理速度和能效。

技术框架：整体架构包括光子计算单元、数据传输模块和控制逻辑模块。光子计算单元负责执行神经网络的计算任务，数据传输模块实现高带宽的数据流动，而控制逻辑模块则协调各个部分的工作，确保系统的高效运行。

关键创新：最重要的技术创新在于将硅光子技术应用于神经网络加速，利用光子计算的特性实现了显著的性能提升。这与传统电子硬件加速器的设计理念有本质区别，后者主要依赖于电流传输。

关键设计：在设计中，关键参数包括光子计算单元的布局、光波导的设计以及数据传输的协议。此外，损失函数和网络结构的选择也经过精心调整，以适应光子计算的特性，确保高效的学习和推理能力。

📊 实验亮点

实验结果表明，所提出的基于硅光子的硬件加速器在吞吐量上实现了至少10.2倍的提升，能效改善达到3.8倍。这些性能数据相较于现有的最先进电子硬件加速器具有显著优势，展示了硅光子技术在加速大语言模型和图处理中的巨大潜力。

🎯 应用场景

该研究的潜在应用领域包括自然语言处理、计算机视觉以及图数据分析等。通过提升大语言模型和图神经网络的处理能力，能够在实时数据处理、智能助手、社交网络分析等场景中发挥重要作用，推动相关技术的进步与应用。未来，随着硅光子技术的进一步发展，预计将对整个人工智能领域产生深远影响。

📄 摘要（原文）

In the rapidly evolving landscape of artificial intelligence, large language models (LLMs) and graph processing have emerged as transformative technologies for natural language processing (NLP), computer vision, and graph-structured data applications. However, the complex structures of these models pose challenges for acceleration on conventional electronic platforms. In this paper, we describe novel hardware accelerators based on silicon photonics to accelerate transformer neural networks that are used in LLMs and graph neural networks for graph data processing. Our analysis demonstrates that both hardware accelerators achieve at least 10.2x throughput improvement and 3.8x better energy efficiency over multiple state-of-the-art electronic hardware accelerators designed for LLMs and graph processing.