OPERA: OPamp Design by an Expert-Taught Reasoning Agent, from Specifications to Layout

📄 arXiv: 2610.39395v1 📥 PDF

作者: Vishal Saxena, Soumyajit Mandal

分类: cs.AR, cs.AI

发布日期: 2026-10-29

备注: 5 pages, 3 figures, submitted to ISCAS 2027

🔗 代码/项目: GITHUB

💡 一句话要点

提出OPERA以实现从规格到布局的CMOS运算放大器设计

🎯 匹配领域: 支柱九：具身大模型 (Embodied Foundation Models)

关键词: 运算放大器设计 自动化电路设计 大型语言模型 专家指导 CMOS技术 布局生成 电路优化 SKY130工艺

📋 核心要点

  1. 现有的电路设计流程往往需要多次手动迭代，效率低下且容易出错。
  2. OPERA通过结合专家知识与大型语言模型，自动化从规格到布局的运算放大器设计过程。
  3. 在SKY130工艺中，OPERA成功设计了六个运算放大器，所有布局均符合设计规则并满足性能目标。

📝 摘要（中文）

模拟电路从规格到最终布局的流程通常需要多次手动迭代。现有的大型语言模型（LLM）代理在电路设计中仅停留在原理图阶段。本文提出了OPERA（由专家指导的推理代理进行运算放大器设计），该代理能够利用开源工具从规格设计CMOS运算放大器直至后期布局签署。设计师首先教会代理gm/ID方法，将规格映射到跨导和最小电流，并从特征查找表中选择每个器件角色的gm/ID。其次，代理学习gLayout框架和布局实践，编写可重用的布局生成器，完成设计师批准的门电路的布局和提取循环。在SKY130工艺中，代理设计了共享恒定gm偏置和六个运算放大器，所有布局均符合DRC和LVS要求，提取的网表在所有15个PVT角度下满足目标。

🔬 方法详解

问题定义：本文旨在解决模拟电路设计中手动迭代频繁的问题，现有方法在电路设计中仅停留在原理图阶段，缺乏从规格到布局的自动化流程。

核心思路：OPERA通过专家指导的方式，结合大型语言模型，自动化设计CMOS运算放大器，涵盖从规格到布局的全过程。设计师首先教会代理gm/ID方法，随后代理学习布局生成的最佳实践。

技术框架：OPERA的整体架构分为两个主要模块：首先是设计模块，代理根据规格生成电路原理图；其次是布局模块，代理生成布局并进行提取，确保设计符合规范。

关键创新：OPERA的创新在于将专家知识与LLM结合，形成一个可解释的设计流程，能够自动化完成从电路设计到布局的全过程，这在现有方法中尚属首次。

关键设计：在设计过程中，代理使用gm/ID方法进行跨导和电流的选择，并通过特征查找表进行器件角色的选择，布局生成器则遵循设计师批准的标准，确保最终布局的可重用性和准确性。

🖼️ 关键图片

fig_0

📊 实验亮点

在SKY130工艺中，OPERA成功设计了六个运算放大器，包括5T、折叠级联和望远镜OTA，所有布局均符合DRC和LVS要求。提取的网表在所有15个PVT角度下，性能指标均超出设计目标，频率达到53.7 MHz，相位裕度达到62.1度，瞬态响应达到27.9 V/μs。

🎯 应用场景

该研究的潜在应用领域包括集成电路设计、电子产品开发以及教育培训等。OPERA能够显著提高运算放大器设计的效率，减少人工干预，未来可能推动更广泛的自动化电路设计工具的发展。

📄 摘要（原文）

Analog flows from specifications to a signed-off layout rarely run without manual iteration. Recent large language model (LLM) agents size circuits with optimizer loops over the device dimensions and stop at the schematic. We present OPERA (OPamp design by an Expert-taught Reasoning Agent), in which a general-purpose LLM agent designs CMOS opamps from specifications to post-layout sign-off with open-source tools. First, the designer teaches the agent the gm/ID method: map the specifications to transconductances and minimum currents, choose gm/ID per device role from characterized lookup tables, and size from equations, leaving a few knobs to search and an explainable design. Second, the agent learns the gLayout framework and taught layout practice, and writes a reusable layout generator that closes the layout and extraction loop at designer-approved gates. In SKY130, the agent designed a shared constant-gm bias and six opamps (5T, folded-cascode and telescopic OTAs; Miller, folded-cascode and telescopic two-stage) for fun >= 50 MHz, PM >= 60 degrees, SR 25 V/μs into 1 pF and a minimum dc gain of 30 to 60 dB. All six layouts are DRC-clean and LVS-matched, and their extracted netlists meet every target at all 15 PVT corners ( fun >= 53.7 MHz, PM >= 62.1 degrees, SR >= 27.9 V/μs). The benchmark netlists are released at https://github.com/AMPICLab/AMPICBench.